生产工艺技术都有哪些:生产工艺规程是生产什么跟什么

半导体从业者对芯片都有一定程度的了解,但我相信除了在晶圆厂的人外,很少有人对工艺流程有深入的了解生产工艺技术都有哪些。在这里我来给大家做一个科普。首先要做一些基本常识科普:半导体元件制造过程可分为前段制程(包括晶圆处理制程、晶圆针测制程);还有后段(包括封装、测试制程)。

生产工艺技术都有哪些:生产工艺规程是生产什么跟什么

零、概念理解 所谓晶圆处理制程,主要工作为在硅晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程 ,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与 含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随著产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适 当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。

晶圆针测制程则是在制造好晶圆之后,晶圆上即形成一格格的小格 ,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆 上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性, 而不合格的的晶粒将会被标上记号(Ink Dot),此程序即 称之为晶圆针测制程(Wafer Probe)。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒。

IC封装制程(Packaging):利用塑膠或陶瓷包裝晶粒与配线以成集成电路;目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。而后段的测试则是对封装好的芯片进行测试,以保证其良率。

因为芯片是高精度的产品,因此对制造环境有很高的要求。

下面对主要的制程进逐一讲解:

一、硅晶圆材料

晶圆是制作硅半导体IC所用之硅晶片,状似圆形,故称晶圆。材料是「硅」, IC(Integrated Circuit)厂用的硅晶片即为硅晶体,因为整片的硅晶片是单一完整的晶体,故又称为单晶体。但在整体固态晶体内,众多小晶体的方向不相,则为复晶体(或多晶体)。生成单晶体或多晶体与晶体生长时的温度,速率与杂质都有关系。

二、光学显影

光学显影是在感光胶上经过曝光和显影的程序,把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。

关键技术参数:最小可分辨图形尺寸Lmin(nm) 、聚焦深度DOF

曝光方式:紫外线、X射线、电子束、极紫外光

三、蚀刻技术

蚀刻技术(Etching Technology)是将材料使用化学反应物理撞击作用而移除的技术。可以分为:

湿蚀刻(wet etching):湿蚀刻所使用的是化学溶液,在经过化学反应之后达到蚀刻的目的。

干蚀刻(dry etching):干蚀刻则是利用一种电浆蚀刻(plasma etching)。电浆蚀刻中蚀刻的作用,可能是电浆中离子撞击晶片表面所产生的物理作用,或者是电浆中活性自由基(Radical)与晶片表面原子间的化学反应,甚至也可能是以上两者的复合作用。

现在主要应用技术:等离子体刻蚀 

四、CVD化学气相沉积

这是利用热能、电浆放电或紫外光照射等化学反应的方式,在反应器内将反应物(通常为气体)生成固态的生成物,并在晶片表面沉积形成稳定固态薄膜(film)的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法,如介电材料(dielectrics)、导体或半导体等薄膜材料几乎都能用CVD技术完成。

常用的CVD技术有:

(1)「常压化学气相沉积(APCVD)」;(2)「低压化学气相沉积(LPCVD)」;(3)「电浆辅助化学气相沉积(PECVD)」

较为常见的CVD薄膜包括有:■ 二气化硅(通常直接称为氧化层) ■ 氮化硅 ■ 多晶硅 ■ 耐火金属与这类金属之其硅化物

CVD的反应机制主要可分为五个步骤:

(1)在沉积室中导入气体,并混以稀释用的惰性气体构成「主气流(mainstream)」;(2)主气流中反应气体原子或分子通过边界层到达基板表面;(3)反应气体原子被「吸附(adsorbed)」在基板上;(4)吸附原子(adatoms)在基板表面移动,并且产生化学反应;(5)气态生成物被「吸解(desorbed)」,往外扩散通过边界层进入主气流中,并由沉积室中被去除。

五、物理气相沉积(PVD)

这主要是一种物理制程而非化学制程。此技术一般使用氩等钝气,藉由在高真空中将氩离子加速以撞击溅镀靶材后,可将靶材原子一个个溅击出来,并使被溅击出来的材质(通常为铝、钛或其合金)如雪片般沉积在晶圆表面。 

PVD以真空、测射、离子化或离子束等方法使纯金属挥发,与碳化氢、氮气等气体作用,加热至400~600℃(约1~3小时)后,蒸镀碳化物、氮化物、氧化物及硼化物等1~10μm厚之微细粒状薄膜,PVD可分为三种技术:(1)蒸镀(Evaporation);(2)分子束磊晶成长(Molecular Beam Epitaxy;MBE);(3)溅镀(Sputter)

解离金属电浆是最近发展出来的物理气相沉积技术,它是在目标区与晶圆之间,利用电浆,针对从目标区溅击出来的金属原子,在其到达晶圆之前,加以离子化。离子化这些金属原子的目的是,让这些原子带有电价,进而使其行进方向受到控制,让这些原子得以垂直的方向往晶圆行进,就像电浆蚀刻及化学气相沉积制程。这样做可以让这些金属原子针对极窄、极深的结构进行沟填,以形成极均匀的表层,尤其是在最底层的部份。

六、离子植入(Ion Implant)

离子植入技术可将掺质以离子型态植入半导体组件的特定区域上,以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速度,以穿透(植入)薄膜,到达预定的植入深度。离子植入制程可对植入区内的掺质浓度加以精密控制。基本上,此掺质浓度(剂量)系由离子束电流(离子束内之总离子数)与扫瞄率(晶圆通过离子束之次数)来控制,而离子植入之深度则由离子束能量之大小来决定。

七、化学机械研磨技术

化学机械研磨技术(化学机器磨光, CMP)兼具有研磨性物质的机械式研磨与酸碱溶液的化学式研磨两种作用,可以使晶圆表面达到全面性的平坦化,以利后续薄膜沉积之进行。

在CMP制程的硬设备中,研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转,至于研磨垫则以相反的方向旋转。在进行研磨时,由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间。影响CMP制程的变量包括有:研磨头所施的压力与晶圆的平坦度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以及研磨垫的材质与磨损性等等。

八、光罩检测(Retical检查) 光罩是高精密度的石英平板,是用来制作晶圆上电子电路图像,以利集成电路的制作。光罩必须是完美无缺,才能呈现完整的电路图像,否则不完整的图像会被复制到晶圆上。光罩检测机台则是结合影像扫描技术与先进的影像处理技术,捕捉图像上的缺失。

当晶圆从一个制程往下个制程进行时,图案晶圆检测系统可用来检测出晶圆上是否有瑕疵包括有微尘粒子、断线、短路、以及其它各式各样的问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。

一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。

九、清洗技术 我们要知道,清洗技术在芯片制造中非常重要。清洗的目的是去除金属杂质、有机物污染、微尘与自然氧化物;降低表面粗糙度;因此几乎所有制程之前或后都需要清洗。份量约占所有制程步骤的 30%

十、晶片切割(Die Saw)

晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。欲进行晶片切割,首先必须进行 晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撑避免了胶带的皱摺与晶粒之相互碰撞。

十一:焊线(Wire Bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了製造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会 向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。

十二、封膠(Mold)

封胶之主要目的为防止湿气由外部侵入、以机械方式支 持导线、内部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。

十三、剪切/成形(Trim /Form)

剪切之目的为将导线架上构装完成之晶粒独立分开,并 把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状 ,以便于装置于电路版上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具,加上进料及出料机构 所组成。

十四:典型的测试和检验过程

这些测试和检验就是保证封装好芯片的质量,保证其良率的。其检测项目包括但不限于以下几项:

总结 以上的整理并不保证完全正确或者完整,笔者整理这些是为了方便大家对半导体芯片的制程有一些简要的了解,如果有错误,希望大家斧正。当然,也希望这些内容对大家有所帮助。